PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-016710

(43)Date of publication of application: 23.01.1988

(51)Int.CI.

HO3K 5/00 H03K 3/037 H03K 5/13 H03K 19/00

(21)Application number : 61-161379

(71)Applicant: NEC CORP

(22)Date of filing:

09.07.1986


(72)Inventor: SATO JUNICHI

(54) LATCH CIRCUIT

(57)Abstract:

PURPOSE: To adjust the timing of latch minutely by selecting a delay time of a clock terminal in response to a switching voltage given to a selector changeover terminal.

CONSTITUTION: A changeover terminal A is connected to one input of a NOR circuit 32 and the other input of the NOR circuit 32 is connected to an output of an invert buffer 26. An output of NOR circuits 31, 32 is given to each input of a NOR circuit 33, an output of the NOR circuit 33 is given to an input of an invert buffer 26, a delay clock signal Ca is outputted from an output of the invert buffer 29, and a delay clock signal, the inverse of Ca is outputted from the output of the NOR circuit 33 respectively and fed to respective control gates of transfer gates 11~14. The NOR circuits 31 ~ 33 and an invert buffer 34 constitute a selector 30 to apply the selection of changeover of the delay time of the delayed clock signal Ca and the inverse of Ca.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭63-16710

@Int Cl.4 識別記号 庁内整理番号 母公開 昭和63年(1988) 1月23日 H 03 K 5/00 7259-5J 3/037 -8425-5j 7259-5j 5/13 19/00 101 H - 8326 - 51審査請求 未請求 発明の数 1 (全4頁)

9発明の名称

ラツチ回路

②特 関 昭61-161379 ②出 関 昭61(1986)7月9日

砂発 明 者 佐 藤 淳 一 の出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 井出 直孝

明 細 雪

1. 発明の名称

ラッチ回路

2. 特許請求の範囲

(1) 複数個のトランスファゲートと、この各トランスファゲートの二つの制御ゲートにクロック信号をそれぞれ所定の運延時間だけ遅延させた相補の運延クロック信号をそれぞれ印加する遅延手段とを含むラッチ回路において、

上記遅延時間を外部領子により異なる値に切り 換える切換手段を

含むことを特徴とするラッチ回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はラッチ回路に関する。特に、CMOS (相補型絶縁ゲート電昇効果トランジスタ) 構造のラッチ回路に利用するに適する。

【概要】

本発明は、複数個のトランスファゲートと、この各トランスファゲートの二つのゲート制御協子 にクロック信号をそれぞれ所定時間遅延させた相 補の遅延信号をそれぞれ印加する遅延手段とを含 むラッチ回路において、

上記選延手段が、外部端子から遅延クロック信号の遅延時間を異なる値に切り換えできるように することにより、

ラッチのタイミングを欲調整できるようにした ものである。

(従来の技術)

従来この種のラッチ回路は、トランスファゲートおよびインパートパッファもしくはノア回路およびナンド回路から構成されていた。

第3 図は従来の C M O S 構造のラッチ回路の一例を示す回路図である。第3 図において、1 はトランスファゲートであり、2 はインパートバッファである。クロック端子 C に入力されたクロック信号が1 段のインパートバッファ 2 により反転退

延された遅延クロック信号 Caと、この遅延クロック信号 Caがさらに1段のインパートパッファ2により反転遅延された相補の遅延クロック信号 Caとが、それぞれトランスファゲート1の制御ゲートに印加されることで、データ端子 D に入力されたデータ信号をラッチし、出力端子 Q より出力信号を出力する。

〔発明が解決しようとする問題点〕

上述した従来のラッチ回路には、ラッチのタイミングを微調整する回路がついていないため、ラッチのタイミングを微調整するには、ラッチ回路の外部にそのための回路を作る必要がある。

である.

ゲートアレイの設計においては、配置配線がコンピュータで自動的に行われるため、レイアウト 以前に配線長を予想することは非常に困難であり、 従って配線長まで考慮したときのゲートの遅延時 間を予想することも困難となる。

すなわち、上述の回路変更のように、ゲートを 介した場合の遅延時間を予想することは困難であ り、従来のラッチ回路には、ラッチのタイミング を敬調整することが困難である欠点がある。

本発明の目的は、上記の欠点を除去することにより、 ラッチのタイミングの微調整が容易にできるラッチ回路を提供することにある。

(問題点を解決するための手段)

本発明は、複数個のトランスファゲートと、この各トランスファゲートの二つの制御ゲートにクロック信号をそれぞれ所定の遅延時間だけ遅延させた相補の遅延クロック信号をそれぞれ印加する遅延手段とを含むラッチ回路において、上記遅延時間を外部端子により異なる値に切り換える切換

手段を含むことを特徴とする。

(作用)

· ·

本発明は、遅延手段として、例えばセレクタを 設け、外部切換端子に与えられる電圧に従って、 遅延クロック信号の遅延時間を異なる値に切り換 えできるようにしている。

従って、入力されるデータ信号のラッチのタイミングを外部から微調整することが可能となる。 (実施例)

以下、本発明の実施例について図面を参照して 説明する。

第1図は本発明の一実施例を示す回路図である。 データ協子Dに一端が接続されたトランスファゲート11がインバートバッファ21を介してトランスファゲート12の一端に接続され、トランスファゲート12の他端はインバートバッファ22を介し出力はインバートバッファ23とトランスファゲート13を介してその入力に接続され、同様にインバートバッファ24とト ランスファゲート14を介してその入力に接続される。

一方、クロック端子Cにはインパートパッファ 25、26、27および28が縦統接続され、インバート パッファ28の出力はノア回路31の一方の入力に接 統され、ノア囲路31の他方の入力は切換端子Aが インパートバッファ34を介して接続される。さら に切換谵子Aはノア回路32の一方の入力に接続さ れ、ノア囲路32の他方の入力はインパートパップ ァ26の出力に接続される。ノア回路31および32の 出力はノア回路33のそれぞれの入力に接続され、 ノア回路33の出力はインパートパッファ29の入力 に接続され、そして、インパートパッファ29の出 力からは遅延クロック信号 Ca が、ノア回路33の 出力からは遅延クロック信号 Ca がそれぞれ出力 され、トランスファゲート11、12、13および14の それぞれの制御ゲートに供給される。ここで、ノ ア回路31、32および33とインパートバッファ34と でセレクタ30を構成し、切換端子Aに与えられる 勿換電圧に従って、遅延クロック信号 Ca および

特開昭63-16710(3)

Caの遅延時間の切換え選択を行う。

本発明の特徴は、第1図において、切換端子A を有するセレクタ30を設けたことにある。

次に、本実施例の動作について第2図に示すタイミングチャートを参照して説明する。第2図に示す図に示すように切換端子Aが低レベルの場合のパス40を選択し、セレクタ30の出力である遅延を持つ。一方、切換端子Aが高レベルの場合、セレクタ30はインバートバッファ28の出力であるパス50を選択し、遅延クロック信号Caの遅延時間は第2図に示すように遅延時間は41となる。

すなわち、本実施例によれば、切換端子Aに与える電圧でラッチ回路のクロック端子に与える遅延りロック信号の遅延時間を選択して切り換えることにより、ラッチの微調整を行うことができる。

以上説明したように、本発明は、セレクタの切

(発明の効果)

換端子によってクロック端子の遅延時間を選択することにより、ラッチのタイミングを微調整できる効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す回路図。

第2図はその動作を示すタイミングチャート。


第3図は第一の従来例を示す回路図。


第4図は第二の従来例を示す回路図。

第5図は第三の従来例を示す回路図。

1、11~14…トランスファゲート、2、21~28、34…インパートバッファ、4…ラッチ回路、5…トライステートバッファ、6…外部出力端子、7…バッファ、30…セレクタ、40、50…パス、A…切換端子、C…クロック端子、Ca、Ca、遅延クロック信号、Cb …制御信号、D…データ端子、Q…出力端子。

特許出職人 日本電気株式会社 代理人 弁理士 井 出 直 孝





英来例 第 3 図

